2022-09-16 17:20·宽禁带联盟
碳化硅作为第三代半导体材料的主要代表之一,其技术发展也至关重要。虽然国内碳化硅的技术水平与国外有所差距,但国内企业在 2-6 英寸的导电型和半绝缘型碳化硅衬底领域均已实现部分国产替代,8 英寸晶圆也在研制过程中,国产替代进程讲持续突破。 碳化硅市场产业链主要分为晶圆衬底制造、外延片生产、碳化硅器件研发和装备封装测试四个部分,分别占市场总成本的 40%、25%、25%、10%,由于具备晶体生长过程繁琐,晶圆切割困难等特点,碳化硅衬底的制造成本一直处于高位。目前高质量衬底的应用主要集中于 WolfSpeed、II-VI、ROHM 三大供应商,CR3 市场占有率达到 80%以上;国内衬底的产品良率、品质和生产效率还有一定差距。碳化硅衬底的使用极限性能优于硅衬底,可以满足高温、高压、高频、大功率等条件下的应用需求,当前碳化硅衬底已应用于功率器件及射频器件,随着下游需求爆发,2022-2026 年 SiC 器件的市场规模将从 43 亿美元提升到 89 亿美元,年复合增长率为 20%。 ✦碳化硅性能优势✦ 碳化硅衬底的使用极限性能优于硅衬底,可以满足高温、高压、高频、大功率等条件下的应用需求,当前碳化硅衬底已应用于功率器件及功率器件。碳化硅器件优点如下: (1)耐高压。击穿电场强度大,是硅的 10 倍,用碳化硅制备器件可以极大地提高耐压容量、工作频率和电流密度,并大大降低器件的导通损耗。所以在实际应用过程中,与硅基相比可以设计成更小的体积,约为硅基器件的 1/10。 (2)耐高温。半导体器件在较高的温度下,会产生载流子的本征激发现象,造成器件失效。禁带宽度越大,器件的极限工作温度越高。碳化硅的禁带接近硅的 3 倍,可以保证碳化硅器件在高温条件下工作的可靠性。硅器件的极限工作温度一般不能超过 300℃,而碳化硅器件的极限工作温度可以达到 600℃以上。同时,碳化硅的热导率比硅更高,高热导率有助于碳化硅器件的散热,在同样的输出功率下保持更低的温度,碳化硅器件也因此对散热的设计要求更低,有助于实现设备的小型化。 (3)实现高频的性能。碳化硅的饱和电子漂移速率大,是硅的 2 倍,这决定了碳化硅器件可以实现更高的工作频率和更高的功率密度。同时碳化硅衬底材料能量损失更小。在相同的电压和转换频率下,400V 电压时,碳化硅MOSFET逆变器的能量损失约为硅基IGBT能量损失的 29%-60%之间;800V 时,碳化硅MOSFET逆变器的能量损失约为硅基IGBT能量损失的 30%-50%之间。因此碳化硅器件的能量损失更小。 ✦国内发展碳化硅的难点✦ 碳化硅生产过程主要包括碳化硅单晶生长、外延层生长及器件制造三大步骤,对应的是碳化硅产业链衬底、外延、器件三大环节。 ![]()
碳化硅产业链及代表企业 碳化硅衬底 碳化硅衬底正在不断向大尺寸的方向发展,目前行业内公司主要量产衬底尺寸集中在4 英寸及6英寸。在最新技术研发储备上,以行业领先者Wolfspeed公司的研发进程为例,Wolfspeed公司已成功研发 8 英寸产品。为提高生产效率并降低成本,大尺寸是碳化硅衬底制备技术的重要发展方向,衬底尺寸越大,单位衬底可制造的芯片数量越多,单位芯片成本越低;衬底的尺寸越大,边缘的浪费就越小,有利于进一步降低芯片的成本。由于现有的 6 英寸的硅晶圆产线可以升级改造用于生产SiC器件,所以 6 英寸 SiC 衬底的高市占率将维持较长时间。目前我国市场上使用的碳化硅衬底已基本完成向6英寸过渡,但有效产能仍存在短缺。 碳化硅衬底制备主要有以下技术难点:(1)碳化硅单晶的制备对于温度场设计。适宜的温度场是制备碳化硅单晶的基础,不适宜的温度场极易导致单晶开裂等问题。此外,随着碳化硅衬底直径的增加,温度场的设计及实现难度也在增加。(2)降低结晶缺陷密度。衬底中结晶缺陷(如:微管、穿透性螺位错(TSD)、基平面位错(BPD))会对器件造成负面影响。由于碳化硅较高的生长温度,为降低结晶缺陷密度,传统的工艺条件 (如掩膜法)已经不能满足低结晶缺陷密度单晶的生长,势必需要导入新工艺,增加工艺复杂性,这会推高单晶成本。因此,需要投入较长的时间及较大的物料成本研发新工艺,较长的研发周期可能会阻碍衬底单位面积成本的下降,且随着单晶生长厚度的增加,单晶残余内应力迅速增加,这会导致单晶结晶质量下降甚至导致单晶开裂等问题,如何有效兼顾单晶可用厚度及单晶结晶质量存在较大难度。 衬底主要的三个几何参数为TTV(总厚度偏差)、Bow(弯曲度)及Wrap(翘曲度),国内厂商与国外领先厂商仍存在明显差距。此外, 产品的一致性问题是难以攻克的短板,国产衬底目前较难进入主流供应链。具体来说,国产衬底技术短板以及一致性问题主要包含两个方面:(1)由于国内厂商起步相对较晚,在材料匹配、设备精度和热场控制等技术角度需要长时间的专门知识累积;(2)国内厂商的客户较少且比较分散,客户的反馈速度更慢,反馈内容不彻底。相比较起来,WolfSpeed 的产品线覆盖衬底、外延、器件乃至模组,后端反馈充分且及时。因此,国内厂商的技术差距直接导致衬底综合性能较差,无法用于要求更高的产线中;一致性问则表示优质衬底比例较低,直接导致衬底的成本大幅上升,上述两点导致国内厂商制造的衬底还无法进入主流供应链。 碳化硅外延 当前外延主要以 4 英寸及 6 英寸为主,大尺寸碳化硅外延片占比逐年递增。碳化硅外延尺寸主要受制于碳化硅衬底尺寸,当前 6 英寸碳化硅衬底已经实现商用,因此碳化硅衬底外延也逐渐从 4 英寸向 6 英寸过渡。在未来几年里,大尺寸碳化硅外延片占比会逐年递增。由于 4 英寸碳化硅衬底及外延的技术已经日趋成熟,因此,4 英寸碳化硅外延晶片已不存在供给短缺的问题,其未来降价空间有限。此外,虽然当前国际先进厂商已经研发出 8 英寸碳化硅衬底,但其进入碳化硅功率器件制造市场将是一个漫长的过程,随着 8 英寸碳化硅外延技术的逐渐成熟,未来可能会出现 8 英寸碳化硅功率器件生产线。 碳化硅外延主要解决外延晶片均匀性控制和外延缺陷控制两大问题。 (1)外延晶片均匀性控制方面,由于外延片尺寸的增大往往会伴随外延晶片均匀性的下降,因此大尺寸外延晶片均匀性的控制是提高器件良率和可靠性、进而降低成本的关键。 (2)外延缺陷控制问题。基晶面位错(BPD)是影响碳化硅双极型功率器件稳定 性的一个重要结晶缺陷,不断降低 BPD 密度是外延生长技术发展的主要方向。由于物理气象传输法(PVT)制 备碳化硅衬底的 BPD 密度较高,外延层中对器件有害的 BPD 多来自于衬底中的 BPD 向外延层的贯穿。因此,提高衬底结晶质量可有效降低外延层 BPD 位错密度。 随着碳化硅器件的不断应用,器件尺寸及通流能力不断增加, 对结晶缺陷密度的要求也不断增加,在未来技术的进步下,碳化硅外延片结晶缺陷密度会随之不断下降。 碳化硅功率器件 我们把 SiC 器件发展分为三个发展阶段,2019-2021 年初期,特斯拉等新能源汽车开始试水搭载 SiC 功率器件;2022-2023 年为拐点期,SiC 在新能源汽车领域的应用已经达到了批量生产的临界区域,并且充电基础设施、5G 基站、工业和能源等应用逐步采用 SIC 器件;2024-2026 年为爆发期,SIC 加速渗透,在新能源汽车、充电基础设施、5G 基站、工业和能源等得到广泛应用。 当前,碳化硅MOSFET制备技术要求较高,碳化硅MOSFET采用沟槽结构可最大限度地发挥SiC的特性, 栅级氧化物形成技术挑战较高。平面SiC MOSFET的缺陷密度较高,MOSFET沟道中电子散射降低沟道电子迁移率从而使得性能下降,即沟道电阻上升、功率损耗上升而沟道电流下降。由于SiC MOSFET的N+源区和 P井掺杂都是采用离子注入的方式,在1700℃温度中进行退火激活,一个关键的工艺是 SiC MOSFET 栅氧化物的形成, 而碳化硅材料中同时有 Si 和 C 两种原子存在,因此需要非常特殊的栅介质生长方法。目前英飞凌、ST、罗姆等国际大厂 600-1700V 碳化硅SBD、MOSFET均已实现量产,而国内所有碳化硅 MOSFET 器件制造平台仍在搭建中,部分公司的产线仍处于计划阶段,离正式量产还有很长一段距离。 ✦国内外碳化硅主要厂商✦ 全球碳化硅衬底市场目前仍以国外企业为主,2020 年上半年科锐(WolfSpeed)、罗姆(ROHM)、II-VI、昭和电工、天科合达五家企业合计市场占比分别达到 91%,市场高度集中。其中,WolfSpeed 独占 45%的市场份额,是全球的龙头企业,且国外企业合计占比超过 85%,占据市场主导地位。目前国内暂未出现碳化硅的 IDM 企业,且整体份额占比较小,但受益于政策利好等因素,国产替代进程仍在不断加快。
|